PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-151059

(43) Date of publication of application: 30.05.2000

(51)Int.CI.

H05K 1/18 H01L 21/52 H01L 21/56 H01L 21/60 H05K 3/32

(21)Application number: 10-317696

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

09.11.1998


(72)Inventor: YAMAGUCHI MASAYOSHI

(54) WIRING BOARD UNIT AND MANUFACTURE THEREOF

PROBLEM TO BE SOLVED: To obtain a wiring board

(57)Abstract:

unit and a manufacturing method thereof whereby flip chip mounting facilities can be simplified to reduce the facility cost and the manufacturing cost. SOLUTION: The wiring board unit 1 has a paste (anisotropically conductive bond material) hardened layer 3c on a mounting region of an electronic component 10 on a mounting surface 2a of a board base 2. The manufacturing method of the wiring board unit comprises a step of feeding an anisotropically conductive paste (anisotropically conductive bond material) 3 to a mounting region of the electronic component 10 on the mounting surface 2a of the board base 2, and a step of hardening the conductive paste 3 to form a paste (anisotropically conductive bond material) hardened layer 3c on the mounting surface 2a of the board base 2, thereby forming the wiring board unit 1.



LEGAL STATUS:

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any

damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The wiring substrate unit which is a wiring substrate unit in which electronic parts are mounted through an anisotropy electric conduction cementing material, and is characterized by preparing the anisotropy electric conduction cementing material hardening layer which the mounting field of the electronic parts in the component side of the substrate base is made to harden an anisotropy electric conduction cementing material, and grows into it.

[Claim 2] The wiring substrate unit manufacture approach characterized by growing into the mounting field of the electronic parts in the component side of the substrate base including the process which supplies an anisotropy electric conduction cementing material, and the process which is made to harden the above mentioned anisotropy electric conduction cementing material, forms an anisotropy electric conduction cementing material hardening layer in the component side of the substrate base, and forms a wiring substrate unit.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the manufacture approach of the wiring substrate unit which mounts electronic parts in the electrode of a component side through an anisotropy electric conduction cementing material, and this wiring substrate unit.

[0002]

[Description of the Prior Art] For example, there is the flip chip mounting approach (the flip-chip-bonding method) using the anisotropy electric conduction cementing material as one of the approaches which mounts electronic parts, such as a raise in basic wages IC chip, in a wiring substrate. By this flip chip mounting approach, actual adhesion of the electronic parts is carried out at the wiring substrate by laying electronic parts at this anisotropy electric conduction cementing material, and pressurizing electronic parts subsequently, and heating an anisotropy electric conduction cementing material, after carrying out temporary adhesion of the anisotropy electric conduction cementing material in the mounting position of the electronic parts in a wiring substrate. [0003]

[Problem(s) to be Solved by the Invention] By the way, with the flip chip mounting approach mentioned above, since temporary adhesion (stick) of the anisotropy electric conduction cementing material to a wiring substrate was performed [be / it / under / a series of mounting process / setting], it was un arranging [which needs and has equipment in which it specialized in the mounting facility for temporary adhesion, and causes large increase of facility cost and a manufacturing cost].

[0004] In view of the above mentioned actual condition, this invention enables simplification of a flip chip mounting facility, and aims at offer of the wiring substrate unit which has and can attain reduction of facility cost and a manufacturing cost, and the wiring substrate unit manufacture approach.

[0005]

[Means for Solving the Problem] The wiring substrate unit in connection with this invention has prepared the anisotropy electric conduction cementing material hardening layer which the mounting field of the electronic parts in the component side of the substrate base is made to harden

an anisotropy electric conduction cementing material, and grows into it in order to attain the above-mentioned purpose.

[0006] Moreover, the wiring substrate unit manufacture approach in connection with this invention includes the process which supplies an anisotropy electric conduction cementing material to the mounting field of the electronic parts in the component side of the substrate base, and the process which is made to harden an anisotropy electric conduction cementing material, forms an anisotropy electric conduction cementing material hardening layer in the component side of the substrate base, and forms a wiring substrate unit.

[0007]

[Embodiment of the Invention] Hereafter, this invention is explained to a detail based on the drawing in which one example is shown. As shown in <u>drawing 1</u> and <u>drawing 2</u>, as for the wiring substrate unit 1 in connection with this invention, two or more electrode 2A, 2A., two or more electrode 2Bs and 2B., and two or more electrode 2C and 2C. are formed in component-side 2a of the substrate base 2.

[0008] Moreover, as shown in <u>drawing 3</u>, the wiring substrate unit 1 in connection with this invention constitutes an electronic unit 100 by mounting the chips 11, such as the raise in basic wages IC chip (electronic parts) 10, resistance, and a capacitor, and the semi-conductor components 12.

[0009] Here, the raise in basic wages IC chips 10 are electronic parts in which flip chip mounting is carried out by the anisotropy conductive paste 3 later mentioned to electrode 2A of component-side 2a in the wiring substrate unit 1, and 2A··. On the other hand, chips 11 are electronic parts soldered to electrode 2B and 2B··, and are electronic parts with which the semi-conductor components 12 are also soldered to electrode 2C and 2C··.

[0010] As shown in drawing 1 and drawing 2, to component-side 2a of the substrate base 2 in the wiring substrate unit 1 Make the field to which the raise in basic wages IC chip 10 (refer to drawing 3) mentioned above is mounted harden the anisotropy conductive paste 3 (to refer to drawing 5 and drawing 6) as an anisotropy electric conduction cementing material, and grow into it. Paste hardening layer (anisotropy electric conduction cementing material hardening layer) 3c is formed, and this paste hardening layer 3c has stuck to component-side 2a of the substrate base 2 in the condition of having hardened.

[0011] Here, anisotropy conductive paste 3 (refer to <u>drawing 5</u> and <u>drawing 6</u>) is an anisotropy electric conduction cementing material equipped with the so-called thermoplasticity hardened in ordinary temperature while kneading many electric conduction particles to the binder of an epoxy resin, growing into it and viscosity's falling with heating.

[0012] moreover, a configuration with somewhat larger paste hardening layer 3c formed in the substrate base 2 than the flat-surface configuration of the flat-surface configuration of body 10a (refer to drawing 3) in the raise in basic wages IC chip 10, the same, or body 10a -- presenting -- **** -- further -- paste hardening layer 3c -- the thickness -- 10 micrometers -- 200 micrometers It is set as the range.

[0013] The laminating press process S1 using ingredients, such as prepreg (plastic resin + reinforcement), as the wiring substrate unit 1 of a configuration of having mentioned above was shown in the flow chart of <u>drawing 4</u>, After manufacturing the substrate base 2 by the perforation process S2, the plating process S3, and patterning process S4, It is manufactured through the process S5 which supplies anisotropy conductive paste 3 to the predetermined location of this substrate base 2, and the process S6 which is made to harden anisotropy conductive paste 3 and forms paste hardening layer 3c.

[0014] Below, the process which supplies anisotropy conductive paste 3 to the substrate base 2, and the process which is made to harden anisotropy conductive paste 3 and forms paste hardening layer 3c are explained to a detail, referring to drawing 5.

[0015] First, as shown in <u>drawing 5</u> (a), the substrate base 2 is set on Stage S, and Stencil (metal mask) M is set to the component side of the substrate base 2 so that it may be shown subsequently to <u>drawing 5</u> (b).

[0016] Here, opening of the above mentioned stencil M is carried out only to the field to which the raise in basic wages IC chip 10 is mounted in the substrate base 2, and it is constituted so that other fields in the substrate base 2 may be covered.

[0017] After setting Stencil M to the substrate base 2, as shown in <u>drawing 5</u> (c) and <u>drawing 5</u> (d), printing supply of the anisotropy conductive paste 3 is carried out at the component side of the substrate base 2 using Squeegee Q.

[0018] Subsequently, after removing Stencil M from the substrate base 2, as shown in <u>drawing 5</u> (e), paste hardening layer 3c is formed in the component side of the substrate base 2 by heating anisotropy conductive paste 3 at about 80 degrees C - 100 degrees C in a clean flow furnace, and stiffening after [this] anisotropy conductive paste 3.

[0019] <u>Drawing 6</u> shows other examples of the supply process (S5) of anisotropy conductive paste 3, and the process (S6) which forms paste hardening layer 3c, and first, it sets Stencil (metal mask) M to the component side of the substrate base 2 so that the substrate base 2 may be set on the stage S equipped with Heater H and it may be shown subsequently to <u>drawing 6</u> (b), as shown in <u>drawing 6</u> (a).

[0020] As shown in <u>drawing 6</u> (c) and <u>drawing 6</u> (d) after this, anisotropy conductive paste 3 is supplied from Dispenser D, and anisotropy conductive paste 3 is applied to the component side of the substrate base 2.

[0021] Subsequently, after removing Stencil M from the substrate base 2, as shown in <u>drawing 6</u> (e), paste hardening layer 3c is formed in the component side of the substrate base 2 by heating anisotropy conductive paste 3 at about 80 degrees C - 100 degrees C, and stiffening after [this] anisotropy conductive paste 3 at the heater H of Stage S.

[0022] Below, the process which manufactures the electronic unit 100 of <u>drawing 3</u> is explained to a detail using the wiring substrate unit 1 of a configuration of having mentioned above, referring to drawing 7.

[0023] First, while setting the prepared wiring substrate unit 1 to a flip chip mounting facility, the prepared raise in basic wages IC chip 10 is laid on paste hardening layer 3c formed in the predetermined location 2, i.e., the substrate base, of the above mentioned wiring substrate unit 1.

[0024] Subsequently, in Step10, pressurizing the raise in basic wages IC chip 10, with the heat tool of a flip chip mounting facility, paste hardening layer 3c is heated at about 180 degrees C · 190 degrees C, and actual adhesion of the raise in basic wages IC chip 10 is carried out at the wiring substrate unit 1.

[0025] In this way, the wiring substrate unit 1 and the raise in basic wages IC chip 10 will be joined mechanically and electrically by 3s (refer to <u>drawing 3</u>) of anisotropy conductive paste hardened after fusing.

[0026] Here, as mentioned above, in case flip chip mounting of the raise in basic wages IC chip 10 is carried out to the wiring substrate unit 1, since the anisotropy electric conduction cementing material is already supplied in the form of paste hardening layer 3c, the supply and temporary adhesion of an anisotropy electric conduction cementing material to the wiring substrate unit 1 are not needed for the substrate base 2 of the wiring substrate unit 1.

[0027] By this, do not need the equipment in connection with supply and temporary adhesion of an anisotropy electric conduction cementing material, it will have it in a flip chip mounting facility, and facility cost and a manufacturing cost will be reduced sharply.

[0028] Moreover, since the process in connection with supply and temporary adhesion of an anisotropy electric conduction cementing material is skipped in case flip chip mounting of the raise in basic wages IC chip 10 is carried out to the wiring substrate unit 1, productive efficiency improves by simplifying the production process of an electronic unit 100.

[0029] In Step10, after carrying out flip chip mounting of the raise in basic wages IC chip 10 at the wiring substrate unit 1, electric inspection is carried out in Step11 and only an excellent article is poured to the following process.

[0030] Subsequently, in Step12, electrode 2B of the substrate base 2, 2B--, and after carrying out printing supply of the solder paste 20 respectively, in Step13, a chip 11 and the semi-conductor components 12 are mounted on electrode 2C and 2C-- at electrode 2B and 2B-- and electrode 2C, and 2C--, respectively.

[0031] Subsequently, in Step14, after carrying out reflow soldering of a chip 11 and the semi-conductor components 12 to the wiring substrate unit 1, in Step15, the electronic unit 100 as a product is completed by carrying out a function test.

[0032] By the way, by the conventional flip chip mounting approach, actual adhesion of the electronic parts is carried out by heating an anisotropy electric conduction cementing material at the wiring substrate, laying electronic parts in this anisotropy electric conduction cementing material, and pressurizing electronic parts, after carrying out temporary adhesion of the anisotropy electric conduction cementing material at a wiring substrate, as stated also in advance.

[0033] In case an anisotropy electric conduction cementing material is heated at this time, by being heated with an anisotropy electric conduction cementing material, from a wiring substrate, steamy

gas will occur in gas and the wiring substrates which absorbed moisture, such as a volatile component, and these gas will trespass a wiring substrate upon the interior of a wrap anisotropy electric conduction cementing material.

[0034] However, gas's could not escape easily from the interior of an anisotropy electric conduction cementing material, but forming a pinhole in the interior by hardening of an anisotropy electric conduction cementing material, and having un arranged [which causes the fall of the mechanical bond strength of a wiring substrate and a raise in basic wages IC chip, and the fall of the dependability of electrical installation], since the raise in basic wages IC chip was located in the upper part of an anisotropy electric conduction cementing material.

[0035] On the other hand, it sets to the wiring substrate unit 1 in connection with this invention. Since the substrate base 2 is heated with heating of anisotropy conductive paste 3 in case the anisotropy conductive paste 3 supplied to the substrate base 2 is stiffened, Although gas, such as a steam, occurs from this substrate base 2, since it is not covered with whom, it escapes easily from anisotropy conductive paste 3, and the gas which invaded into anisotropy conductive paste 3 goes from it, remains inside, and, as for anisotropy conductive paste 3, does not form a pinhole.

[0036] And although the substrate base 2 is also heated by the wiring substrate unit 1 with heating to paste hardening layer 3c in case flip chip mounting of the raise in basic wages IC chip 10 is carried out In the manufacture process of the previous wiring substrate unit 1, since gas is already emitted from the substrate base 2 A pinhole will not be formed in the interior of 3s of anisotropy conductive paste hardened in the flip chip mounting process, it will have, and the mechanical bond strength of the wiring substrate unit 1 and the raise in basic wages IC chip 10 will improve, and the dependability of electrical installation will improve.

[0037] In addition, although the wiring substrate which mounts the electronic parts (raise in basic wages IC chip) by which flip chip mounting is carried out, and the electronic parts (a chip, semiconductor package) by which pewter mounting is carried out is illustrated in the example mentioned above, it cannot be overemphasized that this invention can be effectively applied also to the wiring substrate only carrying the electronic parts by which flip chip mounting is carried out. [0038]

[Effect of the Invention] As mentioned above, as explained in full detail, the wiring substrate unit in connection with this invention has prepared the anisotropy electric conduction cementing material hardening layer which the mounting field of the electronic parts in the component side of the substrate base is made to harden an anisotropy electric conduction cementing material, and grows into it.

[0039] Moreover, the wiring substrate unit manufacture approach in connection with this invention includes the process which supplies an anisotropy electric conduction cementing material to the mounting field of the electronic parts in the component side of the substrate base, and the process which is made to harden an anisotropy electric conduction cementing material, forms an anisotropy electric conduction cementing material hardening layer in the component side of the substrate base, and forms a wiring substrate unit.

[0040] According to the above mentioned configuration, in case flip chip mounting of the electronic parts is carried out to a wiring substrate unit, since the anisotropy electric conduction cementing material is already supplied in the form of an anisotropy electric conduction cementing material hardening layer, the supply and temporary adhesion of an anisotropy electric conduction cementing material to a wiring substrate unit are not needed for the substrate base of a wiring substrate unit. [0041] Since the equipment in connection with supply and temporary adhesion of an anisotropy electric conduction cementing material is not needed but the structure will become simple in a flip chip mounting facility by this, facility cost and a manufacturing cost will be reduced sharply.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The whole perspective view showing the wiring substrate unit in connection with this invention.

Drawing 2 The whole side elevation showing the wiring substrate unit in connection with this invention.

Drawing 3 The whole side elevation showing the electronic unit which mounts electronic parts in

the wiring substrate unit in connection with this invention, and grows into it.

[Drawing 4] The flow chart which shows the production process of the wiring substrate unit in connection with this invention.

[Drawing 5] (a) (e) is the conceptual diagram showing the production process of the wiring substrate unit in connection with this invention.

[Drawing 6] (a) - (e) is the conceptual diagram showing the production process of the wiring substrate unit in connection with this invention.

[Drawing 7] The flow chart which shows the production process in the case of manufacturing an electronic unit using the wiring substrate unit in connection with this invention.

[Description of Notations]

- 1 Wiring substrate unit,
- 2 ·· Substrate base,
- 2a ·· Component side,
- 2A ·· Electrode,
- 3 · Anisotropy conductive paste (anisotropy electric conduction cementing material),
- 3c Paste hardening layer (anisotropy electric conduction cementing material hardening layer),
- 10 Raise in basic wages IC chip (electronic parts).

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-151059 (P2000-151059A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7	酸別記号	FΙ		テーマコート*(参考)
H05K 1/18	·	H05K 1/18	J.	5E319
H01L 21/52		H01L 21/52	G	5E336
21/56		21/56	F.	5F044
21/60	311	21/60	3115	5 F 0 4 7
H O 5 K 3/32		H05K 3/32	В	5F061
		審查請求 未請求 請	.	and the second s
(21)出顯番号	特願平10-317696	(71)出願人 000003078		
		株式会社東	芝	
(22)出願日 平成10年11月9日(1998.11.9)		神奈川県川崎市幸区堀川町72番地		
		(72)発明者 山口 政義		
		1	市旭が丘3丁目	1番地の1 株
* * * * * * * * * * * * * * * * * * *		式会社東芝		
		(74)代理人 100071054		, *, ·
		弁理士 木	村 高久	
· ·				
				·.
			• • •	


最終頁に続く

(54) 【発明の名称】 配線基板ユニットおよび配線基板ユニット製造方法

(57)【要約】

【課題】 本発明の課題は、フリップチップ実装設備の 簡易化を可能とし、もって設備コストおよび製造コスト の低減を達成し得る配線基板ユニットおよび配線基板ユ ニット製造方法を提供することにある。

【解決手段】 本発明の配線基板ユニット1は、基板ベース2の実装面2aにおける電子部品10の実装領域に、異方性導電ペースト(異方性導電接合材料)3を硬化させて成るペースト硬化層(異方性導電接合材料硬化層)3cを設けている。本発明に関わる配線基板ユニット製造方法は、基板ベース2の実装面2aにおける電子部品10の実装領域に異方性導電ペースト(異方性導電接合材料)3を供給する工程と、異方性導電ペースト3を硬化させて基板ベース2の実装面2aにペースト硬化層(異方性導電接合材料硬化層)3cを形成して配線基板ユニット1を形成する工程とを含んでいる。



【特許請求の範囲】

【請求項1】 異方性導電接合材料を介して電子部品 の実装される配線基板ユニットであって、

基板ベースの実装面における電子部品の実装領域に、異 方性導電接合材料を硬化させて成る異方性導電接合材料 硬化層を設けたことを特徴とする配線基板ユニット。

【請求項2】 基板ベースの実装面における電子部品 の実装領域に、異方性導電接合材料を供給する工程と、 上記異方性導電接合材料を硬化させて、基板ベースの実 装面に異方性導電接合材料硬化層を形成して配線基板ユ ニットを形成する工程と、

を含んで成ることを特徴とする配線基板ユニット製造方

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、実装面の電極に異 方性導電接合材料を介して電子部品を実装する配線基板 ユニット、および該配線基板ユニットの製造方法に関す る。

[0002]

【従来の技術】例えば、ベアICチップ等の電子部品 を、配線基板に実装する方法の1つとして、異方性導電 接合材料を用いたフリップチップ実装方法(フリップチ ップボンディング法) がある、このフリップチップ実装 方法では、配線基板における電子部品の実装位置に異方 性導電接合材料を仮接着したのち、この異方性導電接合 材料に電子部品を載置し、次いて電子部品を加圧しかつ 異方性導電接合材料を加熱することによって、電子部品 を配線基板に本接着している。

[0003]

【発明が解決しようとする課題】ところで、上述したフ リップチップ実装方法では、一連の実装工程中におい て、配線基板に対する異方性導電接合材料の仮接着(貼 付け)を行っているので、実装設備において仮接着のた めに特化された装置を必要とし、もって設備コストおよ び製造コストの大幅な増大を招いてしまう不都合があっ た。

【0004】本発明は上記実状に鑑みて、フリップチッ プ実装設備の簡易化を可能とし、もって設備コストおよ び製造コストの低減を達成し得る、配線基板ユニットお よび配線基板ユニット製造方法の提供を目的とするもの である。

[0005]

【課題を解決するための手段】上記目的を達成するべ く、本発明に関わる配線基板ユニットは、基板ベースの 実装面における電子部品の実装領域に、異方性導電接合 材料を硬化させて成る異方性導電接合材料硬化層を設け ている。

【0006】また、本発明に関わる配線基板ユニット製 造方法は、基板ベースの実装面における電子部品の実装 50

領域に異方性導電接合材料を供給する工程と、異方性導 電接合材料を硬化させて基板ベースの実装面に異方性導 電接合材料硬化層を形成して配線基板ユニットを形成す る工程とを含んでいる。

[0007]

【発明の実施の形態】以下、一実施例を示す図面に基づ いて、本発明を詳細に説明する。図1および図2に示す 如く、本発明に関わる配線基板ユニット1は、その基板 ベース2の実装面2aに、複数の電極2A,2A…と、 複数の電極2B, 2B…と、複数の電極2C, 2C…と が形成されている。

【0008】また、図3に示す如く、本発明に関わる配 線基板ユニット1は、ベアICチップ (電子部品) 1 0、抵抗やコンデンサ等のチップ部品11、および半導 体部品12を実装することによって電子ユニット100 を構成するものである。

【0009】ここで、ベアICチップ10は、配線基板 ユニット1における実装面2aの電極2A,2A…に対 して、後述する異方性導電ペースト3によってフリップ チップ実装される電子部品である。一方、チップ部品1 1は、電極2B、2B…にハンダ付けされる電子部品で あり、また半導体部品12も、電極2C,2C…にハン ダ付けされる電子部品である。

【0010】図1および図2に示す如く、配線基板ユニ ット1における基板ベース2の実装面2aには、上述し たベアICチップ10(図3参照)が実装される領域に、 異方性導電接合材料としての異方性導電ペースト3(図 5. 図6参照)を硬化させて成る、ペースト硬化層(異方 性導電接合材料硬化層)3 c が形成されており、このペ ースト硬化層3cは、硬化した状態で基板ベース2の実 装面2aに貼り付いている。

【0.01.1】ここで、異方性導電ペースト3(図5,図 6参照)は、エボキシ樹脂のパインダーに多数個の導電 粒子を混練して成るものであり、加熱によって粘度が低 下するとともに常温において硬化する、いわゆる熱可塑 性を備えた異方性導電接合材料である。

【0012】また、基板ベース2に形成されたベースト 硬化層3.cは、ベアI、Cチップ1.0におけるボディー1/ Oa(図3参照)の平面形状と同一、あるいはボディー1 0 aの平面形状よりも一回り大きい形状を呈しており、 さらに、ペースト硬化層3 cは、その厚さが10μm ~ 200 μm の範囲に設定されている。

【0013】上述した構成の配線基板ユニット1は、図 4のフローチャートに示す如く、プリプレグ(プラスチー ック樹脂+強化材)等の材料を用いた積層プレス工程S 1と、穴開け工程S2と、メッキ工程S3と、パターニ ング工程S4とによって基板ベース2を製造した後、こ の基板ベース2の所定位置に異方性導電ペースト3を供 給する工程S5、および異方性導電ペースト3を硬化さ

せてペースト硬化層3cを形成する工程S6を経て製造

される.

【0014】以下では、基板ベース2に異方性導電ペー スト3を供給する工程と、異方性導電ペースト3を硬化 させてペースト硬化層3cを形成する工程とを、図5を 参照しつつ詳細に説明する.

【0015】 先ず、 図5(a) に示す如く、 ステージS上 に基板ベース2をセットし、次いで図5(b)に示す如 く、基板ベース2の実装面にステンシル(メタルマスク) Mをセットする。

【0016】ここで、上記ステンシルMは、基板ベース 10 2においてベアICチップ10の実装される領域にのみ 開口し、基板ベース2における他の領域を覆うように構 成されている。

【0017】基板ベース2にステンシルMをセットした のち、図5(c)および図5(d)に示す如く、異方性導電 ペースト3を、スキージQを用いて基板ベース2の実装 面に印刷供給する。

【0018】次いで、基板ベース2からステンシルMを 取り外したのち、図5(e)に示す如く、クリーンフロー 炉において異方性導電ペースト3を約80℃~100℃ に加熱し、こののち異方性導電ペースト3を硬化させる ことによって、基板ベース2の実装面にペースト硬化層 3cが形成される。

【0019】図6は、異方性導電ペースト3の供給工程 (S5)、およびペースト硬化層3cを形成する工程(S 6)の他の実施例を示すもので、先ず、図6(a)に示す 如く、ヒータHを備えたステージS上に基板ベース2を セットし、次いで図6(b)に示す如く、基板ベース2の 実装面にステンシル(メタルマスク) Mをセットする.

【0020】こののち、図6(c)および図6(d)に示す 如く、ディスペンサDから異方性導電ペースト3を供給 して、基板ベース2の実装面に異方性導電ペースト3を 塗布する。

【0021】次いで、基板ベース2からステンシルMを 取り外したのち、図6(e)に示す如く、ステージSのL ータHによって異方性導電ペースト3を約80℃~10 0℃に加熱し、こののち異方性導電ペースト3を硬化さ せることによって、基板ベース2の実装面にペースト硬 化層3cが形成される。

【0022】以下では、上述した構成の配線基板ユニッ ト1を用いて、図3の電子ユニット100を製造する工 程を、図7を参照しつつ詳細に説明する。

【0023】先ず、準備した配線基板ユニット1をフリ ップチップ実装設備にセットするとともに、上記配線基 板ユニット1の所定位置、すなわち基板ベース2に形成 されたペースト硬化層3cの上に、準備したベアICチ ップ10を載置する。

【0024】次いで、Step 10において、フリップチッ プ実装設備のヒートツールにより、ベアICチップ10 ○℃に加熱して、ベアICチップ10を配線基板ユニッ ト1に本接着する。

【0025】かくして、配線基板ユニット1とベアIC チップ10とが、溶融したのち硬化した異方性導電ペー スト3s(図3参照)によって、機械的かつ電気的に接合 されることとなる。

【0026】ここで、上述した如く、配線基板ユニット 1に対してベアICチップ10をフリップチップ実装す る際、配線基板ユニット1の基板ベース2には、異方性 導電接合材料がペースト硬化層3cの形で既に供給され ているため、配線基板ユニット1に対する異方性導電接 合材料の供給および仮接着を必要としない。

【0027】これにより、フリップチップ実装設備に は、異方性導電接合材料の供給および仮接着に関わる装 置を必要とせず、もって設備コストおよび製造コストが 大幅に低減されることとなる。

【0028】また、配線基板ユニット1に対してベアI Cチップ10をフリップチップ実装する際、異方性導電 接合材料の供給および仮接着に関わる工程が省略される ために、電子ユニット100の製造工程が簡略化される ことによって生産効率が向上する。

【0029】Step10において、配線基板ユニット1に ベアICチップ10をフリップチップ実装したのち、St ep11において電気検査を実施し、良品のみを次の工程 へ流す。

【0030】次いで、Step12において、基板ベース2 の電極2B, 2B…、電極2C, 2C…に、各々ソルダ ーペースト20を印刷供給したのち、Step13におい て、電極2B, 2B…、および電極2C, 2C…に、そ れぞれチップ部品11、および半導体部品12をマウン トする。

【0031】次いで、Step14において、チップ部品1 1および半導体部品12を、配線基板ユニット1にリフ ローハンダ付けしたのち、Step 1 5 において、ファンク ションテストを実施することで、製品としての電子ユニ ット100が完成する。

【0032】ところで、従来のフリップチップ実装方法 では、先にも述べたように、配線基板に異方性導電接合 材料を仮接着したのち、この異方性導電接合材料に電子 部品を載置し、電子部品を加圧しつつ異方性導電接合材 料を加熱することによって、電子部品を配線基板に本接 着している。

【0033】このとき、異方性導電接合材料を加熱する 際、異方性導電接合材料とともに加熱されることによ り、配線基板からは揮発成分等のガスや、吸湿した配線 基板では蒸気のガスが発生し、これらのガスは配線基板 を覆う異方性導電接合材料の内部に侵入することとな

【0034】しかし、異方性導電接合材料の上部にはベ を加圧しつつ、ベースト硬化層3cを約180 $^{\circ}$ ~19 50 アICチップが位置しているため、ガスは異方性導電接

合材料の内部から容易に逃げることができず、異方性導電接合材料の硬化によって内部にピンホールを形成することとなり、配線基板とベアI Cチップとの機械的結合強度の低下や、電気的接続の信頼性の低下を招く不都合があった。

【0035】これに対して、本発明に関わる配線基板ユニット1においては、基板ベース2に供給した異方性導電ペースト3を硬化させる際に、異方性導電ペースト3の加熱と共に基板ベース2が加熱されるため、この基板ベース2からは蒸気等のガスが発生するものの、異方性 導電ペースト3は何者にも覆われていないので、異方性 導電ペースト3に侵入したガスは、異方性導電ペースト3から容易に抜けて行き、内部に残留してピンホールを形成することがない。

【0036】そして、配線基板ユニット1にベアICチップ10をフリップチップ実装する際、ペースト硬化層3cへの加熱に伴って基板ベース2も加熱されるが、先の配線基板ユニット1の製造過程において、基板ベース2からは既にガスが放出されているので、フリップチップ実装工程において硬化した異方性導電ペースト3sの20内部にピンホールが形成されることはなく、もって配線基板ユニット1とベアICチップ10との機械的結合強度が向上し、かつ電気的接続の信頼性が向上することとなる。

【0037】なお、上述した実施例では、フリップチップ実装される電子部品(ベアICチップ)と、ハンダ実装される電子部品(チップ部品、半導体バッケージ)とを実装する配線基板を例示しているが、フリップチップ実装される電子部品のみを搭載する配線基板にも本発明を有効に適用し得ることは言うまでもない。

. [0038]

【発明の効果】以上、詳述した如く、本発明に関わる配線基板ユニットは、基板ベースの実装面における電子部品の実装領域に、異方性導電接合材料を硬化させて成る異方性導電接合材料硬化層を設けている。

【0039】また、本発明に関わる配線基板ユニット製造方法は、基板ベースの実装面における電子部品の実装領域に異方性導電接合材料を供給する工程と、異方性導

電接合材料を硬化させて基板ベースの実装面に異方性導 電接合材料硬化層を形成して配線基板ユニットを形成す る工程とを含んでいる。

【0040】上記構成によれば、配線基板ユニットに対して電子部品をフリップチップ実装する際、配線基板ユニットの基板ベースには、異方性導電接合材料が異方性 導電接合材料硬化層の形で既に供給されているため、配 線基板ユニットに対する異方性導電接合材料の供給およ び仮接着を必要としない。

10 【0041】これにより、フリップチップ実装設備においては、異方性導電接合材料の供給および仮接着に関わる装置を必要とせず、その構造が簡易なものとなるために、設備コストおよび製造コストが大幅に低減されることとなる。

【図面の簡単な説明】

【図1】本発明に関わる配線基板ユニットを示す全体斜 視図。

【図2】本発明に関わる配線基板ユニットを示す全体側面図。

3 【図3】本発明に関わる配線基板ユニットに電子部品を 実装して成る電子ユニットを示す全体側面図。

【図4】本発明に関わる配線基板ユニットの製造工程を示すフローチャート。

【図う】(a)~(e)は本発明に関わる配線基板ユニットの製造工程を示す概念図。


【図6】(a)~(e)は本発明に関わる配線基板ユニットの製造工程を示す概念図。

【図7】本発明に関わる配線基板ユニットを用いて電子 ユニットを製造する場合の製造工程を示すフローチャー


【符号の説明】


- 1…配線基板ユニット、
- 2…基板ペース、
- 2 a…実装面、
- 2 A…電極、.
- 3…異方性導電ペースト(異方性導電接合材料)、
- 3 c…ペースト硬化層(異方性導電接合材料硬化層).
- 10…ベアICチップ(電子部品)。

【図2】




(i5) 000-151059 (P2000-151059A)






(i6) 000-151059 (P2000-151059A)



(17) 000-151059 (P2000-151059A)



フロントページの続き

Fターム(参考) 5E319 AAO3 AAO7 ABO5 ACO2 AC15 BB16 CC61 CD16 CD29 GG15 5E336 AAO4 BBO1 BC34 CC31 CC52 CC53 CC58 EE08 GG30 5F044 KK01 LL09 5F047 BA23 BA34 BA52 BB13 BB16 5F061 AAO1 BAO3 CA12 CB07